数据集概述
本数据集包含支持论文“Ultra-low power logic in memory with commercial grade memristors and FPGA-based smart-IMPLY architecture”的实验数据，主要记录商用忆阻器的电阻特性（LRS和HRS）及SIMPLY架构单操作的能量与时序（脉冲幅度）实验值，用于验证超低功耗内存逻辑架构的性能。
文件详解
- 文件名称：MIC_ENG2023_Ultra-low power logic in memory with commercial grade memristors and FPGA-based smart-IMPLY architecture.zip
- 文件格式：ZIP
- 字段映射介绍：压缩包内含MATLAB工作区文件，包含两类核心数据：
- caratterizzazione_rram：三个SDC忆阻器的低阻态（LRS）和高阻态（HRS）测量值，含多周期稳定性验证数据
- energia_operazioni：SIMPLY架构单操作的能量与时序（脉冲幅度）实验值
数据来源
论文“Ultra-low power logic in memory with commercial grade memristors and FPGA-based smart-IMPLY architecture”
适用场景
- 微电子工程研究：分析商用忆阻器的电阻特性及稳定性，支持内存逻辑架构设计优化
- 超低功耗计算技术开发：基于SIMPLY架构的能量与时序实验数据，优化低功耗内存逻辑操作
- 忆阻器性能验证：验证商用忆阻器在多周期下的电阻态稳定性，为相关硬件设计提供参考
- FPGA内存逻辑架构研究：支持FPGA-based smart-IMPLY架构的性能评估与改进
